Diablo:PCIe瓶颈你受够了吗

来源：存储在线

2014/4/24 9:45:20

很多PCIe闪存卡利用一个单独的大ASIC来收集无用单元，通过同时删除很多闪存芯片上的数据来释放存储单元。在I/O负载很大的情况下，“大ASIC”这种解决方案就会引发瓶颈问题。这会造成延迟时间变长，因为控制器ASIC不能与增长的计算负载保持同步。

本文关键字： Diablo FlashDIMM PCIe

Diablo声称，测试表明，从PCIe带宽的角度来说，端到端企业存储性能与系统内部是否有瓶颈问题有很大关系。

它在白皮书中称，其中存在着一个关键的缺陷，它是一个普遍存在的瓶颈问题，限制了基于PCIe的存储设备的性能和可扩展性。

它还说，很多PCIe闪存卡利用一个单独的大ASIC来收集无用单元，通过同时删除很多闪存芯片上的数据来释放存储单元。在I/O负载很大的情况下，“大ASIC”这种解决方案就会引发瓶颈问题。这会造成延迟时间变长，因为控制器ASIC不能与增长的计算负载保持同步。

Diablo的白皮书中包括了单级单元和多级单元闪存在各种读写IO条件下的IOPS和延时对比图表，数据表明多级单元PCIe闪存卡的延时会随着IOPS性能的增长而显着增加。

文件指出：

与单级单元闪存相比，多级单元闪存的耐写性能相对更低，而且需要更多的纠错。因此损耗均衡（wear-levelling）、无用单元收集和纠错都变得更普遍和计算密集型。结果媒体管理就会在基于多级单元的解决方案中引发一个瓶颈问题。由于这个瓶颈，高速PCIe接口的参数可能就会误导客户。

由于这个原因，在上述图表中所举的70/30 读/写应用方案中，由于读和写是交错进行的，相关的瓶颈会影响到所有的请求提交。PCIe接口能力尚未确定，因为被用到的PCIe带宽只有一小部分（30%）。

与存在大ASIC瓶颈问题的PCIe闪存不同，MCS闪存DIMM存取数据是同时进行的。MCS DIMM在多内存控制器通道很流行，各种媒体管理任务分散在那些通道各处。

责编：李玉琴

微信扫一扫实时了解行业动态

微信扫一扫分享本文给好友

著作权声明：kaiyun体育官方人口文章著作权分属kaiyun体育官方人口、网友和合作伙伴，部分非原创文章作者信息可能有所缺失，如需补充或修改请与我们联系，工作人员会在1个工作日内配合处理。