|
|
全球半导体技术发展新路线图发布进入“等效按比例缩小”(Equivalent Scaling)时代的基础是应变硅、高介电金属闸极、多栅晶体管、化合物半导体等技术，这些技术的发展支持了过去10年半导体产业的发展，并将持续支持未来半导体产业的发展。 本文关键字： 半导体 制造 受维度扩展的驱动，集成电路制造的精度将在未来15年内达到几纳米级别。运用任何技术测量晶片上的物理特性已经变得越来越困难，但通过关联工艺参数和设备参数，将年基本实现这个任务。 通过控制设备稳定性和工艺重现性，对特征尺寸等过程参数的精确控制已经能够完成。 晶圆厂正在持续地受数据驱动，数据量、通信速度、数据质量、可用性等方面的要求被量化。晶圆片由300毫米向450毫米的转型面临着挑战。应着眼于对300毫米和450毫米共性技术的开发，450毫米技术的晶圆厂将因适用300毫米晶圆片的改进技术而受益。 系统级芯片和系统级封装集成将持续升温。集成度的提高推动测试解决方案的重新整合，以降低测试成本和保持产品质量规格。优化的测试解决方案可能需要访问和测试嵌入式模块和内核。 用于多芯片封装的“确认好芯片”(KGD)技术也变得非常重要，该测试技术可确保多芯片结构中裸芯片的质量和可靠性，从根本上解决多芯片结构的质量与效率的难题。 全球半导体技术短期挑战 2014~2020年，面临逻辑器件、存储器件、新材料、电源管理等方面的挑战。 1.逻辑器件 平面型互补金属氧化物半导体(CMOS)的传统扩展路径将面临性能和功耗方面的严峻挑战。 尽管有高介电金属闸极的引入，等效栅氧化层厚度(EOT)的减少在短期内仍具有挑战性；限制由于带隙变窄导致的栅极隧穿电流的增加也将面临挑战。完整的栅极堆叠材料系统需要优化，以获取最佳的器件特性(功率和性能)和降低成本。 新器件结构，如多栅金属氧化物半导体场效应晶体管(MOSFETs)和超薄全耗尽型绝缘层上硅(FD-SOI)将出现，一个极具挑战性的问题是这些超薄金属氧化物半导体场效应晶体管(MOSFETs)的厚度控制。解决这些问题应与电路设计和系统架构的改进并行进行。 一些高迁移率材料，如锗和Ⅲ-Ⅴ族元素已被认为是对CMOS逻辑应用中硅通道的升级或替换。具有低体陷阱和低电能漏损，非钉扎费米能级、低欧姆接触电阻的高介电金属栅极介质是面临的主要挑战。 2.存储器件 动态随机存取存储器的挑战在于，在特征尺寸减少、高介电介质应用、低漏电存取器件设计以及用于位线和字线的低电阻率材料的条件下，具有合适的存储电容。为了增加位元密度和降低生产成本，4F型单元的驱动器需要高纵横比和非平面晶体管结构。 闪存已成为关键尺寸缩放、材料和加工(光刻、腐蚀等)技术等前端工艺(FEOL)技术的新驱动力。短期内，闪存密度的持续发展依赖于隧道氧化层(Tunnel Oxide)的厚度变薄以及电介质集成度。 为了保证电荷维持和耐久的要求，引进高介电材料将是必要的。超过256 GB的3-D NAND闪存在维持性价比的同时保证多层单元(MLC)和一定的可靠性能，仍然是一个艰巨的挑战。新的挑战还包括新内存类型制造的演进，以及新的存储器概念，比如磁性随机存取存储器(MRAM)、相变存储器(PCM)、电阻式随机存取存储器(ReRAM)和铁电式随机存取存储器(FeRAM)。 3.高性能、低成本的射频和模拟/混合信号解决方案 无线收发器集成电路和毫米波应用中采用CMOS技术可能需要保持器件失配和1/f噪声在可接受范围的技术。其他挑战还有整合更便宜且高密度集成的无源组件、集成有效硅和片外无源网络工艺的MEMS、基于低成本非硅(氮化镓)器件的开发。 随着芯片复杂性和操作频率的增加以及电源电压的降低，芯片上数字和模拟区域的信号隔离变得越来越重要。降噪可能需要更多创新，例如通过技术设计，解决每厘米千欧姆级别的高电阻率基底的电源供应和连接地线问题。 许多材料导向和结构的变化，例如数字路线图中多栅和绝缘体硅薄膜(SOI)衰减，或者转而改变射频和模拟器件的行为。在优化射频、高频和AMS性能，以及供应电压的稳步下降等方面存在着复杂的权衡，为集成电路设计带来巨大的挑战。 4. 22纳米及更小的半间距 光刻正在变成最具挑战性的技术。对22纳米半间距光刻而言，间隔件光刻或多个模式的193纳米浸入式光刻机将被用于克服单一模式的限制，但其缺点是具有非常大的掩模误差增强因子、晶片线边缘粗糙度以及更高的成本和受设计规则限制。波长为13.5纳米的深紫外光刻(EUVL)是行业推动摩尔定律的期望。 深紫外光刻面临的挑战是缺乏高功率源、高速光刻胶、无缺陷而高平整度的掩模带来的延时。进一步的挑战包括提高深紫外系统的数值孔径到超过0.35，以及提高增加成像系统反射镜数量的可能性。 多电子束无掩模光刻技术具备绕过掩模难题、免除设计规则的限制、提供制造灵活性的潜力。在显示高分辨率影像和CD控制方面已经取得了进展。制造工具的时机掌握、成本、瑕疵、准确套印、光刻胶是其他有待进一步发展的领域。直接自组装(DSA)技术有新的进展，但其瑕疵和定位精度亟待改善。 其他挑战包括：微影蚀刻法中发光电阻器(LER)的栅极长度CD控制、新栅极材料、非平面晶体管结构以及深紫外光刻的测量。 5.引入新材料 由于低介电材料(包括多孔材料)必须具有足够的机械强度以经受切割、封装和组装，考虑到蚀刻和化学机械抛光(CMP)工艺，减少低介电材料的介电损害变得更加重要。金属方面，超薄、共形低电阻率势垒金属需要与铜集成，以实现低电阻率和高可靠性。 6.电源管理 大多数应用阶段，电源管理是时下的首要问题。因为每一代晶体管数量会成倍增加，然而封装芯片中，具有成本效益的散热性能仍几乎保持不变。为了维持系统活跃和降低漏电功耗，相应电路技术的实现将扩展到对系统设计的要求、计算机辅助设计工具(CAD)的改进、漏电功耗的降低和新器件架构的性能要求等层面。 责编：李玉琴  微信扫一扫实时了解行业动态 著作权声明：kaiyun体育官方人口
文章著作权分属kaiyun体育官方人口
、网友和合作伙伴，部分非原创文章作者信息可能有所缺失，如需补充或修改请与我们联系，工作人员会在1个工作日内配合处理。 |
推荐博客 |
POEM Experiments 2.0 Brochure ...|
|
